моля помогнете ми !!!!!

[Guest]

Здрасти
Свалих Ethernet кода от opencores.org, но за моя изненада аз съм geting тези грешки, когато се добавят файлове и регистри ядец ..
Може ли някой да моля да ми помогнеш ...

линия 2, не можах да намеря включва eth_defines.v досие "
ВНИМАНИЕ: HDLCompilers: 26 - ".. \ .. \ Desktop \ Нова папка \ Ethernet код \ eth_registers.v" линия 133 Макро емисии "ETH_MODER_ADR не е определена
ВНИМАНИЕ: HDLCompilers - ".. \ .. \ Desktop \ Нова папка \ Ethernet код \ eth_registers.v" линия 2, не можах да намеря включва eth_defines.v досие "
ВНИМАНИЕ: HDLCompilers: 26 - ".. \ .. \ Desktop \ Нова папка \ Ethernet код \ eth_registers.v" линия 133 Макро емисии "ETH_MODER_ADR не е определена

Добавих модул ETH_defines.V дори и тогава аз съм намирането на тази грешка ..
Същото е и с ядец.
Очаква Ур отговор ..

 

[news]

W 2014 roku w korporacjach przeprowadzono badanie poświęcone ochronie przed utratą danych. Zgodnie z wynikami, 32% przedsiębiorstw doświadczyło utraty ...

Read more...

 

[sheik_vb]

Здравейте Тан,

Мисля, че определят файла не е налична в папката на проекта.

 

[Guest]

Тя се споменава ... Een след това показва една и съща грешка .. но определят чувстват и ядец файлове и регистри не се прибавя към xilinxz инструмент, когато се опитвам да добавите .. Donno защо?
моля да ми помогнеш

Имам поставен Verilog файл file.This е ако не се получи добавя към Xilinx .. Programm и поради тази на другите два модула на Ethernet не са събиране ..
моля отидете Thro кода и да ме уведомите .. Cuz IM нови за Verilog ..
Надявам се да получа отговор някои ..
благодарности

 

[Guest]

Следните модули Eth_defines.v, timescale.v не получават добавени към основния модул .. моля може ли някой да ми каже какъв проблема с код?
Съжалявам, но трябва вход, за да видите този прикачен файл