модулна пепелянка VHDL код

[mamarezax]

Имам нужда от VHDL код на модулен пепелянка. например ехидна, която се изчислява по следния метод, А и Б са N-малко m N битов номер. m = 2 ^ N-1 S е N битов номер. (А + Б) Mod - М = S решаване на този за N = 4 Пример: A = 1101 B = 1001 м = 1111 сек = 0110 нашия дизайн трябва да се имат само малко N пепелянка (4 бита ехидна например) много благодарности моите приятели

 

[TrickyDicky]

post кода, който сте направили досега.

 

[std_match]

(а + б) Mod m = реши този за N = 4 Пример: A = 1101 B = 1001 м = 1111 и = 0110

Нещо не е наред с пример: A = 1101 = 13 B = 1001 = 9 м = 1111 = 15 сек = 0110 = 6 (а + б) Mod m = (13 +9) Mod 15 = 22 Mod 15 = 7