мека сърцевина процес

[anjo_ca]

Привет,

Може ли някой предполагат ме Уот и как да проектирате мека сърцевина процесор използвате Verilog language.u може да ми поща на anjo_ca121 (на) yahoo.com

по отношение
Anjo ва

 

[Guest]

Може да публикувате в подробности защо имате нужда от мека processor.because получите меки процесор в EDK.you програма не е необходимо да предполагам.

 

[pini_1]

Обърнете внимание на съществуващите свободно дизайни:
Направих проект с ЛЕОН: Подобряване на LEON2-XST PCI интерфейс, I2C капитана свързани и тестван с ЛЕОН процесор ....
http://bknpk.no-ip.biz/my_web/I2C/leon_2.html

CPU 8051 превод от VHDL да Verilog.АЗ използван от 8051 .....Кодът VHDL е преведена на Verilog.Процесора е леко променена, за да могат да се използват XILINX спомени.
http://bknpk.no-ip.biz/my_web/cpu_8051_ver/top.html