малко огледало в Verilog ...

[Davorin]

Има един лесен начин за огледало с автобус сигнал в Verilog, вместо да се използват:

Код:

присвоите data_out = (данни [0], данни [1], данни [2], данни [3 ],.......};

 

[news]

Wokół chińskiego smartfona OnePlus One narobiło się sporo szumu. Stało się tak nie tylko dlatego, że oferuje on naprawdę świetną specyfikację w przystępnej cenie, ale też dzięki nietypowemu systemowi sprzedaży. Jedynkę bowiem mogły kupić tylko i wyłącznie osoby, które otrzymały specjalne zaproszenie. Nie trzeba tłumaczyć, że znacznie utrudniało to ...

Read more...

 

[echo47]

В Verilog 2001 можете да направите това, но тя все още не хубав:
Код:

модул bitreverse (данни, data_out);

параметър бита = 16;

вход [бита-1: 0] данни;

продукция [бита-1: 0] data_out;

genvar г;генерира за (ж = 0; G <бита; ж = 1 грам) започва: бит

присвоите data_out [G] = данни [бита-1-G];

края endgenerate

endmodule

 

[wkong_zhu]

обл [ширина-1: 0] data_out;
Винаги @ (данни) започва: reverse_bit
Аз цяло число;
за (I = 0; I <ширина; I = I 1)
data_out = данни [ширина-1-I];
приключвам