лош ъгъл lowB в Bandgap

[Guest]

Привет
Аз съм разработването на bandgap CMOS схема и аз съм щастлив да спадне до 10mV по-голямата част от симулацията Corner (типично е по-добре от 2-3mV).
Въпреки това, в ъглите, където BJTs са настроени на ниска Б bandgap напрежение е повече от 70mV над Typ ъгъл и се увеличава с по-висока температура на вземане на моя цялостната работа на около 25mV (по-лошо разделени ъгъл), която е много зле!

Някой има ли решение за anihilate Б-вариант на BJTs?
biasing ...каскаден ...какво?

THX за отговор

Роко

 

[electronrancher]

ако бета е нисък, vbe е по-висока.Когато добавяте фиксирана напрежение ptat, общото напрежение bandgap е по-висока.не е трик Знам за да се компенсира vbe различна (т.е. различни бета), или в противен случай ние не би трябвало да отрежете някой от нашите bandgaps!

така че можете да помисли за изрязване на печалбата, резистори, или може да разследва дали 70mV на Vbe е много вероятно - той може да бъде на ъгъла санитарен възел, а Fab би трябвало да бъде в доста жалко форма действително дават вид, че на вариация.BTW - каква е бета на този ъгъл?50 с типични за 200?моите изчисления 70mv се каже, че е доста песимистично в случай като този.

70mV е около 6%.добра фигура на заслугите му е около 3% за качество bandgap, предварително подреден.(37mV), но ако използвате стандартна клетки (Brokaw и т.н.), това е просто Fab вариант, и има малко общо с вашата схема, като се приема знаете какво правите и клетката не е boobytraps.Аз просто избяга ми най-новите bandgap от бета от 50 до 250 и то дойде като 34mV вариант., но за една вафла видяхме, 0,6% (7mV) изменение, както и най-широко разпространение от най-много някога до най-ниската е около 1,5%.

soooooo - ние трябва да прецени дали бета вариант от 50 до 250 е подходяща, или пък означава Fab е позволено да се излезе извън контрол, докато те все още да ви платим за вафли?ако беше мен, и имаме много ниско 6%, аз ще изпрати на вафла назад и да се намери Fab, които могат да контролират своите diffusions.Просто ми все пак!

 

[Guest]

Благодаря за вашия отговор,
текущата печалба на ГПИ е много ниско забелязах (2 <бета <10), Mabe причина си "на" псевдо "вертикални биполярен транзистор, използвани в CMOS?
Използвам ядро-bandgap IEEE оформление на книга "ниско напрежение за високо напрежение PSRR позоваване в процес CMOS" от Khong-Meng Там и Krishnaswamy Nagaray, който използва комбинация от много настоящи и биполярни-emiter област.
Аз ще отида и ще опитате подредба от книга Razavi's (фиг. 11.35), Mabe тя изпълнява по-добре в моя случай ...

каним Роко

 

[sunking]

Да, отивам на BJT в CMOS е много ниска.
Най-добрият начин е изрязване

 

[electronrancher]

умножи течения е по-лошо от многото диоди, защото сега си Вижте има разминаване на зависимостта от MOSFETs, който винаги е по-лошо от това просто да използвате направо огледала.

Аз не разбирам защо вертикалната бета е толкова лошо - обикновено вертикалната действително е доста добър, трябва да добавите погребан слой за да го направи толкова лошо.