как се намали времето за настройка?

[sunil_ic]

Dear All,
Открих, че ако се свързва повече флип флоп в каскада тогава ние можем да се намали времето за инсталиране.Вярно ли е?Как?
Благодарности

 

[vamsi_addagada]

Здравейте Sunil
не Yaar. първи Ур увеличаване на период от време и намаляване забавянето на път за данниAdded след 2 минути:vamsi

 

[s_prasan]

Здравейте Sunil,

Нормално е, когато виждаме много дълъг път betn провали данни, за настройка води до нарушение.Един от начините да се определи, че е да се прекъсне пътя на данни в две чрез вмъкване на флопа между тях.По този начин, тя се появява като каскада!

 

[ameed]

Здрасти,
е възможно само с паралелна обработка.

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Идея" border="0" />

отколкото ......

 

[sunil_ic]

Скъп,
Можете разбрали въпроса ми.Всъщност имам флип флоп стандарт клетка библиотека.Сега си настройка на време е фиксиран.Наскоро в едно интервю бях запитан как можем да намалим това време за настройка.И отговорът е, ако се свържете джапанки в каскада можем да намалим времето за настройка с вън докосване на комбинаторни логика.Но аз съм объркан как може да се случи?Кажи имаме две флип флоп като 1ns настройка на времето и между тези провали имаме комбинаторни логика като 150ns размножаване забавяне.Сега работи като часовник, че нарушение настройка на време настъпи.Така че, без да докосвате комбинаторни логика и часовник, как можем да се намали времето за настройка на втория flipflop да 0.5ns?
Благодарности

 

[amitjagtap]

Здравейте Sunil
Четох Ур въпрос.
не можем да променим минималната REQ настройка времето на 2-ри FF.
Мисля, че нарушение настройка на времето за 2-ри ФР може да се избегне чрез поставяне на часовник буфер в пътя на 2-ро FF.So че CLK край ще дойде края (закъснение буфер) на 2-ра FF, където е налице и данни, в обичайното време.
Аз не съм получаване на концепцията за каскадно свързване на ФР.
благодаря, нетърпелив да чуя от u.

 

[sunil_ic]

Аз също желание да се знае причината.