как да проектират асинхронни четат и пишат регистър

[floatgrass]

Здравейте, всичко искам да различни часовник домейн да четат и пишат регистър file.How да се справят с metastablility проблем? благодаря!

 

[arnarendra]

Предполагам, че може да се удвои часовник контрол сигнали, използвани за четене / запис, които ще се избегне проблемът metastability.

 

[muralicrl]

Здравейте, Вие може да пише и чете от паметта с условие да се избегне metastability, както следва write_clk

 

[akshay.raoy]

използват FIFO за тази цел.

 

[floatgrass]

благодаря за всички отговори. молбата ми е процесора пише и чете данни от конфигурация регистрирате в някои тактова честота, но двигател хардуер използват тези конфигурационни данни като входни сигнали. 1 двойна часовник за контрол сигнали, тези контролни сигнали, включително и пишат и четат даде възможност, без да се включват адрес, автобус данни? 2 памет схема е добър избор, но ми напишете сигнал адрес автобус, но не е необходимо да прочетете регистър адрес, аз просто искате да се свържете тези регистри данни, за да ми хардуер като входни сигнали. 3 FIFO схемата не е да използвате за този случай, защото не може да осигури свободен достъп.

 

[WzWzWz]

Може би ръкостискане е по-добре за вашия проект, пишете на данни с един часовник и повишаването на флага да посочи данни е готов да се чете, чете на сигнала четат данни със синхронизирани флаг. и обратно.