каква е подготовката на данни във физически дизайн?

V

vamsi_addagada

Guest
PLZ някой да обясни каква е подготовката на данни във физически дизайн?
 
Това, което някога се чувствам, свързани с подготовката на данни в Демократическата партия се готви libs шум за анализ (CDBs в каданс свят), леярната данни, изисква LEF и времето libs и др. Работя в каданс свят, така че аз имам тези неща, и ще бъдат различни в други инструменти на EDA като synopsys или магма
 
Когато започнете нов проект, вие първо трябва да се определи дали FP / IP дизайн данни е валидна и последователно. Освен ако данните вече са проверени и валидирани, трябва да се приеме, че има Pre-CTS несъответствия и други проблеми, които трябва да бъдат решени, преди да продължите CTS. Подготовка на данни включва Валидиране на netlist и библиотеки, проверка на времето ограничения Синтаксис, Validating времеви ограничения, решаване на Footprint Несъответствия, Validating Планове Генериране Cap Таблица за добив на RC и за изчисляване на забавяне ... Hope U имам идея ... Ако все още HV някакви съмнения, тогава можете да ме питате ... Отговорете ми
 
Отличен VLSI, Надявам се, че са много expierienced в тази индустрия
 
Здравей VLSItechnology, ф PL подробности как ф разрешаване на несъответствия отпечатък? благодаря, Sowmya
 
подножието отпечатъци са обикновено се използва, като същевременно оптимизират, upsizing или съкращаване, така че с подобни крак печат инструмент ще замени всяка клетка, ако два STD клетки, които имат същия крак печат, те трябва да бъдат логически същото, електронна функционалност и не на i.os инструмент може да ги използвате за оптимизации, ако е в противоречие отпечатък, а след това оптимизации може да доведе до невалидни данни
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top