S
sp_harikrish
Guest
Здравейте, имам едно изискване на DPLL. Изискването е по този начин. Имам фаза на детектор в VHDL и разликата продукция е с процесор да си почине на неща като примка филтър и входно напрежение VCO (което е напрежение контролирани осцилатор), в управителния съвет. може някоя от целия цикъл филтър дизайн? моля да ми отговаряте. книги или учебния материал или дизайн на документа ще направя.