за wadaye (около ASIC дизайн)

[fpga123]

Pls даде някои отговори!

Сега аз съм вземат участие в една prj за PCI IP desgin.
Имам завършен проверка FPGA.
Аз съм запознат с проекта поток FPGA.
но аз отивам да започне desgin ASIC поток по-късно.
затова искам да ми дадеш поток desgin детайл.

Аз прочетох книгата advaned синтез чип,
и ноу първия синтез (DC) -> след това DFT (попълва се сканиране) (DC) -> след това STA (PT)
-> след това ATPG (Tmax) -> проверката Официално (LEC)

това е само предната част края.

може би дизайн поток не е наред, PLS ми кажеш.THX всички.
Къде мога да намеря на Тутанкамон за него.

 

[wadaye]

Здравейте fpga123:

Основно поток е правилно, но ние често ATPG след оформление, защото

оформление момчета често пренареждане на сканиране верига.

И мисля, че продавача (TSMC / UMC) референтен поток е добра отправна точка за

ти.

 

[Guest]

Просто зависи от проекта на потока на вашия проект къща.COT (Customer Собственост "Инструменти"), ASIC др

 

[fpga123]

THX.

, но ако аз мога да ви каже за какво?
Мисля, че може да направи синтез с DC първо място.
но това, което е синтезът цел, макс времето честота или област мин.?

На FPGA аз изисквам проектирането до оборудвана с подходяща честота и се среща с подходящите ограничения.
ASIC, но за това, което е мога да получа?

Може би това е много трудно, че аз употреба на дизайн FPGA поток да научат ASIC дизайн поток.
Искам да се отговори на някои от дискусия.

 

[wadaye]

Здравейте fpga123:

Можете да намерите позоваването поток от TSMC в този форум.

Времето / област изискват е от спец. си чипа.Мисля, че трябва

имат спец. за вашия проект.

 

[Arthurzss]

Не е симулация?
след симулация оформление е много важно.

 

[fpga123]

да.Знам, че това, което каза.

THX ви много.

между другото, мисля, че снимката е много funny.maybe
Той е вашият идол.