защо възхода ЕГЕ на часовника не е 0 в гледаното

T

tarkyss

Guest
когато excute на report_timing в гледаното или дизайн компилатор началната точка е часовник сигнала, но появата ръба на часовника не е време 0, той е точно на половината от периода, но create_clock е от 0. Ето защо, ако това се дължи на забавяне на разпространението, мисля, че е невъзможно точно на половина. Мисля, че може би обърнат часовника, но е трудно да се провери на ниво код порта.
 
Аз не знам отговора, но може да опитате да погледнете часовника несигурност и crpr (часовник reconvergence отстраняване песимизъм). Това ще направи часовник нарастващите ръба да бъде отрицателен, когато правите retiming или настройка време заеми. Ако имате възможност, нека да знаят какви са вашите открития.
 
можете да съобщите за времето на волята full_path възможност да видите пътя часовник.
 

Welcome to EDABoard.com

Sponsor

Back
Top