загриженост за симулация резултатите от PN & НП сгънати CASC

A

allennlowaton

Guest
Good Guys ден ...

Моля, споделете вашите ценни идеи за това ...
Аз правех симулации за PN (PMOS-NMOS), сгънат cascode както и НП (NMOS-PMOS), сгънат cascodes ...
И анализ DC ме интересуваше най-...

Имам няколко въпроса, който сякаш ме притеснява ...

(The Rd и аз, са източници на ток в моята симулации)Тук са схеми:<img src="http://images.elektroda.net/8_1261932024_thumb.jpg" border="0" alt="concerns about simulation results on PN & NP folded casc" title="се отнася за симулация резултатите от PN & НП сгънати CASC"/> Тук са моите кодове:<img src="http://images.elektroda.net/62_1261932063_thumb.jpg" border="0" alt="concerns about simulation results on PN & NP folded casc" title="се отнася за симулация резултатите от PN & НП сгънати CASC"/> Тук са DC анализи:<img src="http://images.elektroda.net/64_1261932116_thumb.jpg" border="0" alt="concerns about simulation results on PN & NP folded casc" title="се отнася за симулация резултатите от PN & НП сгънати CASC"/> <img src="http://images.elektroda.net/39_1261932141_thumb.jpg" border="0" alt="concerns about simulation results on PN & NP folded casc" title="се отнася за симулация резултатите от PN & НП сгънати CASC"/>
Надявам се, че може да ми помогне с тези момчета ...

Благодаря ви много предварително ...

 

Welcome to EDABoard.com

Sponsor

Back
Top