два часовника, как да разберете коя честота е по-висока?

[littlefield]

два часовника, единият е clocka, а другият е clockb аз не знам честотата на тях, ако честотата на clocka е по-висока от тази на clockb продукция е "1" как да се приложи в Verilog?

 

[Old Nick]

разчитат на покачващите се краищата на всеки часовник. Първо да се достигне предварително зададен брой е най-висока честота. Може да има и други начини, но това трябва да работят, и ако знаете основите на Verilog трябва да бъде лесен за код.

 

[littlefield]

е да се регистрирате изход или изхода на комбинация? ако регистър изход, който часовник трябва да избера? ако комбинацията изход, той трябва бъг

 

[lordsathish]

Здрасти ... мисля, че моето решение може да е проста ... N-битов брояч за двата часовниците ... започне както на гишетата в същото време ... всеки път, когато преливат се случва във всеки един от контра нулиране двете броячите ... colck което води до преливане е най-бързият ... това преливане може да се използва, за да се определи тригер, така че по-високата тактова ще бъде известно до настъпване на друг преливат ...

 

[master_picengineer]

Хубава идея lordsathish, но не мисля, че THS решение е много отнема решение?

 

[lordsathish]

[Цитат = master_picengineer] Хубава идея lordsathish, но не мисля, THS решение е много отнема решение? [/ Цитат] е ли по-добър начин, който консумира по-малка площ ...?

 

[ftfs2002]

най-простият METHODE е използването на детектор на фаза

 

[laststep]

създаване на 2-брояч, нека контра брой на до 10 (или някакъв номер, но трябва по-големи от 2, защото два часовника не може да triger в същото време) и след това сравняват 2 броячите на стойност на продукцията, за да се определи, от които 1 е по-голям. Ако (clka'event и clka = 1), след това cntra