да ми помогне по този проблем!

[eda_range]

Погледнете PIC тук. А е наопаки входен порт, B е обърната вход. Всички транзистори са PMOS и IDC е на тока за amp6. Theredically, напрежението на A трябва да бъдат равни с B.but резултатите от симулацията показват, че ако P3 е, VB бързо достига приблизително VDD.And напрежение възел C най-накрая се грижи за много нисък потенциал. Моля кажете какво не е наред с този CKT? Благодарим Ви!

 

[eda_range]

Всеки, моля, моля да ми даде представа, благодаря ви.

 

[northeast1]

[Цитат = eda_range] Погледни в PIC тук. А е наопаки входен порт, B е обърната вход. Всички транзистори са PMOS и IDC е на тока за amp6. Theredically, напрежението на A трябва да бъдат равни с B.but резултатите от симулацията показват, че ако P3 е, VB бързо достига приблизително VDD.And напрежение възел C най-накрая се грижи за много нисък потенциал. Моля кажете какво не е наред с този CKT? Благодаря ви! [/ Цитат] Здравейте, вие трябва да обменят А и Б терминал. и се опитват най-добри пожелания Бен

 

[eda_range]

Имам същия резултат след промяна A и B терминал ...

 

[rainman.cn]

как можете да определите портата напрежение p1, 3,6?

 

[eda_range]

Благодаря ви за вашите отговори. А е входният сигнал, портата напрежение трябва да се определя от А. И като си представям на ток през P3, P4 ще бъде променлива, по време на Вирджиния, се променя. Освен това, източване на P2 и P5 е плаващ.

 

[rainman.cn]

да не се предприемат усилия за стабилизиране на латентно състояние точка на CKT, мисля. Вие трябва да добавите валиден DC отрицателно обратна връзка.