дали ПТ може да направи файла без да се променя името регистър

[mic_huhu]

Здравейте, всички

Както знаете, когато сме синтез на проектирането, регистрите името ще бъде променено, дали ПТ да запазите същото име.не се променя?

 

[eda_wiz]

може да бъде U може да опитате dont_touch в регистъра име ....но логиката оптимизация може да се засегнат.

Друг метод е да се вземе на сигнала, необходими за пристанището на един модул. (и Dont изравнявам на netlist)

 

[tony_taoyh]

Мисля, че образуваните регистър име винаги завършва с _reg ..

Мисля, че можете да се опитате да намерите някои променлива да
контрол върху това.

Мисля, че се опитват да се използва "сила" на някои регистър.
Така че има известна разлика между RTL и врата ниво netlist.Така че в testcase ви, опитайте се да използвате някои:
ако друг да реши този проблем.
И ncverilog да използвате:
ncverilog определят или RTL
ncverilog определят GATE