въпрос на Vth зависимостта от L

A

analogic

Guest
Често се казва в някои книги, например книга Razavi's, Vth се увеличава, когато L увеличения (NMOS).Но от опита с tsmc0.18 CMOS процес, да намеря Vth L намалява, когато се е увеличил от 0.2um да 1um.Може ли някой ми каже защо?Благодарности.

 
Да, да намеря същите явления.За L = 0.18u, vth = 0,516, L = 0.2u, vth = 0,511

 
Какво сте наблюдение се дължи на DIBL (Drain индуцирана бариера намаляване).
Това е majorly observred най-малки дължини.
Техните са други phenomenas също.

 
ambreesh, ти си прав!.
analogic & flushrat, и двамата може да се отнася към една книга, наречена "Експлоатация и моделиране на МОН Транзистор
"Янис Tsividis за повече информация.

 

Welcome to EDABoard.com

Sponsor

Back
Top