въпрос за Cadence SPW?

[feel_on_on]

Cadence SPW може да Автоматично генериране на код чрез една Verilog BDE с компилатор?Някой знае ли какво компилатор може да замени нд компилатор за генериране на код в Verilog SPW?ССЗ?или нещо друго!или някой може да ми каже къде мога да получа нд компилатор!

 

[feel_on_on]

никой не може да ми помогне? Надявам се да ви помогнем!отколкото

 

[spweda]

За SPW движение на работна станция нд Sparc, само нд компилатор може да се използва за генериране на VHDL Verilog код.Ако използвате Линукс версия SPW, GCC се използва за генериране на VHDL / Verilog кода.Няма начин да използват ССЗ да работят с SPW в нд

 

[feel_on_on]

Залива се използва за генериране на код в Linux?е, че успешен?Аз просто искам да се използват ССЗ в Linux, за да генерирате код!

 

[spweda]

Имате нужда от допълнително лиценз за генериране на VHDL / Verilog код в SPW.Използвах Линукс за генериране на VHDL код.Кодът VHDL, генерирани от SPW може да се използва само за тестване.Вие все още се нуждаят от човека, отговарящ за код VHDL по-късно.

 

[feel_on_on]

U означава, че код, генериран от SPW е testbench код?Не блок код?

 

[spweda]

Какво искам да кажа е, че кодът, генерирани от SPW има много съкращения и не е много ефективна.Това струва много за размера ASIC.Необходим Ви е човек, отговарящ за същата работа.Въпреки това, можете да го използвате за прототип тестване.