важният въпрос при проверка

[masai_mara]

Здравейте приятели,
Аз съм мислене на вземане на промяна в работни места.Аз работя главно за дизайн и функционална проверка, но почти всички от тях са били на FPGA's.Аз сега възнамерява да отиде в ASIC дизайн / проверка.Бихте ли хора моля ми точка на необходимите неща за себе си обновяване.Аз съм мисля, че има значение много за дизайн, но проверка на Asics invloves много повече от тези, насочени за FPGA's.Ще оценявам всички обратни на този аспект.се нови методологии като АБВ или systemC голямо значение?нищо, че имам нужда да се концентрира и по-специално?Благодаря предварително за вашите отговори,
стив

 

[gogogo]

някои книги са полезни за вас.
<<Писане Testbenches - Функционални Проверка на HDL модели>>
<<system на чип за проверка methology>> Kluwer

 

[Realtek]

много различни с FPGA,
трябва DC, PT, и пишат много testbench
, модел, разговор библиотеката, съвместно работа с аналогови / оформление екип,
мощност въпрос, часовник дърво ........

(Предлагам ви да прочетете synopsys ПРОДАДЕН (DC / PT част), по-добре се направят някои настойнически за началото)но това е по-интересно, когато tapeout и В. работи, успех!

 

[william_qiu]

Много неща трябва да бъдат взети под внимание.Най-важното е да се remebered е за FPGA може да се промени дизайна си като воля, но за ASIC възможност ще бъде рядкост.

 

[rprince006]

Здравейте Стив,

По принцип, проверка е трудна задача, но има все повече и повече нови инструменти,
езици и техники, разработени за нея, изготвяне на технически berriers дори
по-висока.

има системно ниво, ниво чип, както и модул за проверка ниво.Както и да е,
Имам опит с чип и модул за проверка на нивото.За функционална проверка, традиционни методи са HDL тест-базирани пейка, трябва да
да знаят как да организират проверка на околната среда, използвайки HDL.Двете книги
изброени по-горе, са добър някой да се чете, плюс, можете да го намерите добре да се знае за
HDL API (VerilogPLI или VHDL FLI).Въпреки това, изглежда, преход към новите техники в функционална проверка, като HVLs (specman, Вера), формални методи.
(тя се казва systemVerilog е добро, както за дизайн и проверка)

За системно ниво, може да се нуждаят от ESL, като SystemC или C / C .

Можете също така трябва да знаете някои скрипт език, като UNIX черупки, Perl и др

 

[foster_cn]

за скриптове, както е споменато rirince006, TCL също е много важно, особено за synopsys инструменти

 

[masai_mara]

Благодаря за всички отговори.Знам някои скриптове в TCL и са разработили тест пейки, предимно в VHDL модул за проверка на блокове равнище, както и някои чип пейки ниво тест за средни ядра.Така че има ли основните точки, които да имате предвид, когато се смени с Asics.какво е обикновено практикува mehtodology за проверка на Asics и как тя се различава от FPGA's, освен да бъдат по-строги.например какъв вид на покритието се целим?

благодарности,
стив

 

[rprince006]

Здрасти,

Имам по-малко познания за FPGA, както и разликата между FPGA и ASIC.

Използване на HDL да пиша тест-стенд е tranditional начин, и затова е трудно да се обхванат всички
функционални тестове само въз основа на HDL metthds.

По принцип, има два вида покритие: покритие код и функционален обхват,
и имате нужда от специални инструменти за събиране на информация покритие и преценете своите усилия.

 

[Kulprashant]

Здрасти,
Писане Testbenches - Функционални Проверка на HDL модели jarnick.

по отношение,
Кул

 

[mason_y]

Друга полезна книга:
L. Бенинг, H. Фостър, "Принципи на проверени RTL Дизайн", Kluwer Academic Publishers,.2001, ISBN: 0792373685
успех!

 

[sarath51]

Ако u'e загриженост е за проверка е по-добре да се съсредоточи върху Systerm Verilog при която е подобрени функции за твърдението на нови конструкции за проверка