борба с обратен диод за PMOS?

[ysz]

Аз съм проектиране с мощност IC, там е с мощност pmos в него, но ако vdd до 0V, на pmos ще бъде унищожен, аз не знам защо?
и аз не знам как да добавите борба с обратен диод за pmos, може да someboby кажа за мен, TKS много!

 

[aryajur]

Как се PMOS свързани?Също така какво е напрежението на входа на PMOS когато VDD отива на 0?Проверете дали имате надвишава портата разбивка напрежение оксид ..
Каква е другата линия suppply - 0V?

 

[ysz]

Съжаляваме, pmos изтичане свържете с батерията, когато vdd отива 0V, на dattery доставка на обратно актуални към pmos, това ще унищожи pmos, аз не знам защо, и аз не знам как да се реши този проблем също .

 

[Guest]

бухалката напрежение е прекалено висока за pmos
U може да се наложи да използвате някакъв вид плаващи орган техника, за да оставите тялото си да задължи напрежение бухалка за да се предотврати повреда

 

[ysz]

Арсенал, благодаря ви.
но напрежението на батерията е 4.2V само.

 

[Guest]

Мисля, че това е така, защото сте вързани pmosfet на насипни да vdd.Когато vdd отива към нула, по-голямата част от pmosfet ще отидете на нула, като по този начин на диод изтичането ще се предаде предубедени до 4,2 волта.Вие трябва да изберете по-голямата част dinamically връзка.

 

[ysz]

ако източник на енергия отнемат, на N-добре на напрежение ще се Vbattery-0.7V, сегашната ще се вливат от канал, чрез N-и до Н , пристигат vdd, поради което има опасност от pmos унищожени?

 

[Guest]

Обърнете се към вашата фигура, по-голямата част от pmos (Nwell) е свързано с vdd.Когато Vdd е свързан към земя (0V) и батерия (D) напрежение е 4,2 V, на диод формира от P Разлика Канализация и Nwell ако предаде пристрастни към 4.2V.Това води до голяма текущата достатъчно, за да повредят устройството.

 

[Guest]

ysz, използвайте плаващ тялото, и я оставете да се отговаря на 4.2v когато vdd е 0,

 

[tsanlee]

YSZ:
Трябва да се изработи обратната схема защита в тази молба.
когато VBAT> VDD, веригата за управление, задвижвани от VBAT и PMOS орган диод (N-добре) да премине към най-високите напрежение.Това може да се уверите, че PMOS сейф във всяко състояние.Или на кратко ток ще ви damange PMOS (VBAT-> Diode-> VDD).

 

[ysz]

Хюз написа:

Обърнете се към вашата фигура, по-голямата част от pmos (Nwell) е свързано с vdd.
Когато Vdd е свързан към земя (0V) и батерия (D) напрежение е 4,2 V, на диод формира от P Разлика Канализация и Nwell ако предаде пристрастни към 4.2V.
Това води до голяма текущата достатъчно, за да повредят устройството.

 

[Guest]

Здравейте ysz,
Схемата оглед по-горе не съвпада с напречно сечение оглед сте публикували по-рано.В диод трябва да се преобърне и накъсо съответствие с напречно сечение гледка.Друг диод между корабите за насипни и изтичане не се показва в тази цифра.

 

[ysz]

Хюз написа:

Здравейте ysz,

Схемата оглед по-горе не съвпада с напречно сечение оглед сте публикували по-рано.
В диод трябва да се преобърне и накъсо съответствие с напречно сечение гледка.
Друг диод между корабите за насипни и изтичане не се показва в тази цифра.

 

[Guest]

Мисля, че е трудно да се въведе такава диод в стандартните CMOS процес.Може би само диод е P разпространение на диод Nwell, но това представлява значително голям субстрат ток се дължи на паразитните транзистори PNP.
Вместо това, аз след друг схеми за Ваша информация.
Съжаляваме, но вие трябва вход, за да видите тази закрепване