R
rakesh_aadhimoolam
Guest
Здравейте .......
можем да бъдем в състояние да направи synthesisable модел забавяне .....
Искам да кажа "" "" даде сигнал 1MHz тя трябва да бъде изведен след MS 1 забавяне и там да бъде shoold VHDL код за него, която е synthesizable """"""
можем да бъдем в състояние да направи synthesisable модел забавяне .....
Искам да кажа "" "" даде сигнал 1MHz тя трябва да бъде изведен след MS 1 забавяне и там да бъде shoold VHDL код за него, която е synthesizable """"""