Чиста стабилен източник часовник

N

nemolee

Guest
Здравей, имах проблем в системата.Часовникът източник може да бъде нестабилна.Този източник часовник нестабилна причина системата си за изходни данни боклук.Въпреки, че моята система дизайн може да бъде възстановяване след часовник е стабилна.Но ми клиенти твърдят, този проблем.Имам за проектиране на стабилна система да отговори на техните reqiurement.

Искам да се изработи детектор на часовник, за да гледате часовника вход на предния край на моята система.
Ако вход часовник е нестабилна, тази верига откриване може да блокира часовник и не изхода Изключете всички часовник.Ако часовник източник е стабилен, откриване на верига можем да знаем актуалното състояние и не блокира часовник и часовник байпас вход.

Има ли някой може да ми каже как да проектирате този цифров кръг от Verilog кода?
PS: Има още един генератор в моята система.
Много благодаря.

 
На първо място, да определи "нестабилна".

Второ, ако имате само един часовник в системата, за да проектирате верига за откриване на нестабилна часовник е самият часовник с тази нестабилна часовник.Аз не съм сигурен, че е работеща ситуация.Ако наистина искате да се открие нестабилност часовник, вие ще трябва откриване вериги часовник с чиста, позната-добър референтен часовник.

Аз лично не съм виждал този вид вериги използват.Вместо това, защо не работят, за да направим вашия часовник стабилен?

RB
Последно редактиран от rberek на 05 Dec 2008 5:37; Редактирано общо 1 път

 
Аз Също така смятам, спецификацията е прекалено неясно, все още.Може да има различни видове часовник нестабилност, с различно въздействие върху поведението на системата.

Както вече бе казано, има много ограничени възможности за откриване на нестабилност часовник (колкото и да го определят) без позоваване часовник.От друга страна, някои видове часовник източници, например, кристални осцилатори, може да се разглежда по своята същност стабилна.

В някои случаи, заключване на PLL детектор може да бъде достатъчен показател за стабилна часовник.

 
Нестабилна означава, че промените часовник frquency силно понякога.
В моя проект, там е един стабилен часовник, вибрация часовник.
Не мога да го използват за откриване на часовник вход.
Но аз не знам какво е добър дизайн или как да се изработи добра вериги за откриване.Това вериги за откриване не са погрешно решение.Стабилната часовник се счита за добър часовник, не е зле часовник.
Благодаря.

 
Добре, аз все още не ясно съм тук.Мислех, че са имали един часовник, но сега изглежда, имате две.

Така че, ако имате стабилен часовник в системата, защо се използва като часовник нестабилна си принос часовник?Защо не използвате стабилен часовник като ваш източник?Винаги можете да използвате PLL за генериране на различни честоти или фази от него трябва да ви е нужно.

RB
Последно редактиран от rberek на 05 Dec 2008 14:04; Редактирано общо 1 път

 
Здравейте, nemolee
Може би ще ни даде някои подробности около този двумесечен часовници, като източник и връзката помежду си.

защо не можете да сигурен вход часовник по-стабилен?

R & B
littlebu

 

Welcome to EDABoard.com

Sponsor

Back
Top