Честота удвояването на залога

[kumar_eee]

Какво е freq.doublr? ..Как да го използвате за изпълнение на портите? ...

 

[wadaye]

Здравейте kumar_eee,

Нормално е, че е PLL, че е аналогов домейн.Можете да намерите основната теория на PLL в много аналогови оформление на книгата!

 

[hr_rezaee]

freq.doublr е устройство, което е двойно по-изход сат на входящите Freq.
употреба PLL и Freq devider да има freq.doublr

 

[Davood Amerion]

употреба Inverter портите за отлагане на часовник и се свържете оригинален часовник и часовник, за да забави входа на XOR.
най-XOR продукция имате честота, която е два пъти на входната честота.

 

[electronics_kumar]

Davood Amerion написа:

употреба Inverter портите за отлагане на часовник и се свържете оригинален часовник и часовник, за да забави входа на XOR.

най-XOR продукция имате честота, която е два пъти на входната честота.

 

[kumar_eee]

Здравейте Davood Amerion,
U R правилно ....Просто сега съм го ...

Благодарности,

K. Кумар

 

[Matrix_YL]

Здравейте всички

си е така
Код:модул двойно (CLK, clkout);

вход CLK;

clkout продукция;

тел inv_clk;присвоите inv_clk = ~ CLK;

присвоите clkout = inv_clk ^ CLK;endmodule

 

[Davood Amerion]

в кода ~ не CLK забавено.
тя трябва да забави и xored с CLK.

 

[echo47]

Matrix_YL, кода логично да се опростява само нула.Може да се прилага ограничението сведат до inv_clk да му попречи да се оптимизира далеч.Вижте тази Подобен пример:
http://www.edaboard.com/viewtopic.php?t=145382

Въпреки това, аз не ви препоръчваме да се разчита на порта закъснения в РРОА.Като бърз достъп, които могат да се върна някой ден да те преследва.По този случай, тя е много по-добре да се използват честота, множител, предоставени от FPGA, като например Xilinx блок DCM.