Часовник мултипликатор в CPLD

[ITP]

Здравейте всички,

Искам да impliment часовник мултипликатор в CPLD използване VHDL.Молбата ми е да се използва 10MHZ външен часовник, умножете по 10 и използването 100MHZ за тактовата вътре CPLD.Аз съм с Xilinx XC9572 CPLD.Моля предполага някакви схемата или свързани с връзки.

Благодаря и отношение
ITP

 

[Husoo]

в CPLD 95xx там е никакъв ресурс да се размножават честота, така че U трябва изграждане на асинхронни Честотен множител или промяна CPLD за друг тип, използвайте FPGA с DLL, промяна външните Честотен, или ...
Както и да е с асинхронни верига U може да удвои основните Честотен afaik.

 

[lucbra]

Единственото, CPLD може да се умножи е решетка XPLD.Най-малкото устройство, обаче, е 256MC и разполага с 2 PLL и блокове, може да бъде конфигуриран като памет или като CPLD.