Уроци / информация за FGPA с ADC Application

[Budda]

Ами IM разработване на борда с ADC, че е събиране на данни и да го плюе, серийно. Предполага се, за мен, че трябва да използвате FPGA в часовник серийния данни чрез sclk и данни, и след това да го буфер и средно данни, с помощта на подвижния филтър и след това плюе осреднени данни, данни и адрес автобус основните микро. Ако сте разбрали по-горе е нещо подобно на това е възможно с FPGA? и ако е така, когато земята започна, някак разбере, какво е FPGA и как работи, но мога да намеря никъде, че ще ми помогне да го преведе. - Опитах xilinx.com, но е най-вече глупости за мен хаха Наздраве

 

[k4iNz0w]

Вие трябва да извърви дълъг път Има добри уроци FPGA и HDL водачи там. Виж за пример следните линкове: http://www.fpga4fun.com http://www.doe.carleton.ca/ ~ jknight http:/ / www.aldec.com/Downloads/ http://www.doulos.com/knowhow/

 

[lucbra]

Необходимостта за PLD (FPGA или CPLD) зависи от някои параметри IMHO. Speed, databus ширина, предварителна обработка нужда, и т.н. Има също ADCS със сериен изход (най-често се използват в аудио гама). Ако имате висока скорост ADC (> 100MSPS), ще имат много проблеми при получаване на данни от тази ADC μP или μC. DSP двойници имат по-добри възможности за обработка на тези потоци от данни. Ако искате цифров филтър в предната част на DSP / μP си, и сериен изход, в момента е само една опция FPGA + SerDes (дали или не са интегрирани). A, X и L продукти в тази област. (Stratix, Virtex2, XPGA). Някои от ADCS са само в състояние да представят данни (пълен курс) в режим на диференциал (LVDS, ECL). Отново, след което ще ви е необходима, така лепило предварително процес. Надявам се това помага