Транзистор Кондензатор

[Willt]

Здравейте приятели,

Аз съм сега учи транзистор кондензатор.Струва ми се, че транзистор кондензатор има поляритет.

За кондензатор PMOS, неговата врата е крайно негативно и изтичане и са източник на положителни терминали, при условие, че голямата част е свързана с VDD.За кондензатор NMOS, неговата врата е положителен терминал и изтичане и източник са отрицателни терминали, при условие, че голямата част е свързана с GND.Аз не съм сигурен дали по-горе е вярна.Ако има някаква грешка, моля коментар.

Това, което ме интересува най-много е как да се определи полярността на транзистор кондензатор.В допълнение, с изключение на транзистор размер, какво фактор може да повлияе на капацитет на кондензатор транзистор?Всяко ръководство ще бъде много оценявам.

Ще

 

[road_0506]

Полярността на транзистор кондензатор не зависи от това какъв тип е на транзистор.
Доколкото ми е известно се отнасят, по-голямата част не е (винаги), свързани с мощност / земята.Връзката на изтичане / доведе източник и да доведе порта зависи от прилагането или ckt (решава от ckt дизайнер на базата на симулация).

 

[gharuda]

Здравейте willttranistor да действа като кондензатор, на изтичането на терминал и източник трябва да бъдат свързани заедно, за да образуват един терминал и портата, за да образуват други терминали.сега, както и за по-голямата част, както го свържете към земята (ntype).

U може да се изчисли стойността на capacitence като се вземат предвид широчина, дължина и Cox

С = Кокс * W * L.

Кокс = EOX / Tox

 

[jcpu]

Здравейте:

Willt е основно правилно.
Какво се случва всъщност не "поляризация":

Когато ние вратовръзка PMOS насипно VDD (да речем 3V), има нисък капацитет региона
за врата под напрежение около VTHP (да речем 0V ~ 0.8V).
И за NMOS с насипни обвързани с VSS, този регион се случва за порта напрежение
по-горе VDD-VTHN (~ 2.3V до 3V).
Теорията може да се намери в полупроводниковата физика (да речем SZE)
с насипни пристрастие става малко по-озадачаващо в схеми.

Успех!

 

[road_0506]

Тя не е наистина необходимо bulks се връзват на VDD или VSS.
По-голямата част се използва за изолация цел.Например, Nwell на PMOS не е необходимо да се връзват на VDD толкова дълго, колкото отклонение е по-позитивен от Pwell.Ето защо не е така, PWell на NMOS е задължително вързан в VSS толкова дълго, колкото то е по-малко отклонение от пристрастие на Pwell.По този начин, кладенци са изолирани, защото те са разменени-предубеждения; NWell с повече положителни и PWell с повече отрицателни.Това е подобно на обратно biasing диоди.Забележка: Тази идея не счита, че двата източника на PMOS NMOS и не са обвързани с техните насипно състояние.