Първи оформлението на верига от схеми

[ananish]

е възможно да се получи оформлението на верига, с помощта на схеми. Аз съм с Танер.

 

[stober]

не знаете точно означава, но оформлението XL е полезно

 

[bleuame]

не е инструменти за оформление за schmetic в IC дизайн, защото дизайнът на оформление нужда от много опит и е изкуство.

 

[mircea]

можете да получите оформлението от схеми, ако имате цифров схематично ... наречен място и маршрут. обикновено аналогов оформление е поръчкови и трябва да го направите сами ... rgds, M

 

[r_p_sanna]

Доколкото знам, дори да получите оформление в цифров схематичен, храним netlist и не схематично.

 

[mircea]

тези, които имат схеми, лесно можете да получите netlist и оформлението. работи също и от VHDL файлове ...

 

[ananish]

OK. е възможно да се получи оформлението от netlist Танер ЕАО инструмент.

 

[centiago]

Можете да го направим какъвто и да е начин, а не непременно и вие трябва да изготви схематичен, има много софтуери, където могат пряко място компонент на печатната платка и маршрут, както на ръка, изготвен верига. Структуриран approcah изготвя схематичен и внос netlist в PCB. Споменато по-горе е склонен да направи грешка.

 

[selvaraja]

Доколкото знам в Танер не можете да го направя за потребителски аналогови оформление .. но в виртуоз каданс HV характеристики го проверите

 

[srijesh]

SDL Схематично задвижване опция оформление е на разположение в няколко инструмента,. Това може да се използва в няколко дигитални оформления. Разбира се не са предпочитани в Analog Оформления. Един от основните проблеми в този поток е, че трябва да изравнявам на проекта, ако са необходими промени. Ако го направите, ECO е болка!

 

[ananish]

Може ли някой да даде c35b4 производствен процес.

 

[laglead]

[Цитат = ananish] е възможно да се получи оформлението на верига, с помощта на схема. Аз съм с Танер. [/ цитат] Аз не мисля така.

 

[ananish]

OK. Благодаря. аз имам погрешно информация по отношение на по-горе. Благодаря ви много за клиринг ми объркване. някой тук работи по памет дизайн, така че да споделим нашите идеи

 

[vikadik]

Има по никакъв начин за получаване на аналогови схематично в оформление, макар да е възможно в цифров HDL или схематичен. HDL - (синтез) -> Gate Netlist - (P & R) -> Layout

 

[p_shinde]

схема се използва за да се провери с съставен оформление, не е нещо, което получаваме оформление от схема за автоматично място и път, след като схема на Ур CKT, получаваме netlist, от което като EdF формат и ф получите други netlist от авто-и път на вашите изготвен стандарт клетки. така че след това ф сравни класиранията на 2 netlists за LVS едно и също нещо за пълен обичай, единствената промяна, вместо на станд клетки ф направи цялостно проектиране urself. надежда този отговори Ур Q Сбогом, Прасад

 

[k.gurunath]

можете да получите на устройства в каданс от schematic.just плъзнете и пуснете устройства от схематично прозорец за оформление на прозорците. и промяна на свойствата менюто ..... Вие трябва да се грижи на маршрути ........

 

[wells520]

можете да получите на устройства в каданс от schematic.just плъзнете и пуснете устройства от схематично прозорец за оформление на прозорците. и промяна на свойствата менюто ..... Вие трябва да се грижи на маршрути ........

 

[ersachinkalra]

Не съм сигурен, че можете да го направите чрез Танер ... но чрез Virtuoso XL е много възможно В VXL схематичен, за да Layout опция е там, чрез които можете да се позове на устройства от схематично оформление платно ..

 

[YESH_23]

Лейкър е също една от този вид

 

[nschutten]

Танър също поддържа SDL. Когато схеми е завършен, и когато сте се погрижили предварително, че оформлението структури са известни в L-редактиране (напр. MOS транзистори, резистори, шапки и т.н. са свързани Т-клетки), след това при използване на SDL, тези устройства са поставени в подредбата автоматично (всички правилно оразмерен), с лети кабели, които ще ви помогнат да показват, как устройствата трябва да бъдат свързани помежду си (според вашата схематично).