K
kleppo
Guest
Опитвам се да завърши проекта, и аз имам проблем, след като планиране на IO клетки като GND & VDD за основните логика (GND3IP & VDD3IP) и захранване изход буфери (GND3OP & VDD3OP).Текущи Assura LVS (с макроси LVS) и имат две кратко първо между "GND!и "А" втори "vdd3o!и "А".Какво съм аз греша.Работя Cadence IC6.1.3.1 и AMS Хит на 4.0.