[Проблем] Невалиден Часовник Нетс в Insertion SCAN, моля помогнете!

[wjccentury]

Когато поставите верига сканиране в модул (не са големи, само на 8 вериги). Намерих много сканиране, джапанките липсва във веригата. Докладът за проверката сканиране казва: Shift часовник пинов CK клетки × × _reg е незаконно комплекс от затворен тип (TEST-186) Моят тест часовник е TCLK, само един. Липсва сканиране джапанките са с тактова честота от портата часовник от clock_gating_cell. TCLK ------> комбинационни clock_gating_cell ------> сканиране флип-флип продаден Synopsys казва, че "DFT compilier поддържа комбинационни часовник стробирането по време на паралелен цикъл улавяне" Моята сканиране конфигурация е: full_scan, multiplexed_flip_flop, mix_clocks, internal_clocks (фалшиви), замени (инфраструктура), забраните (вярно), add_lockup (фалшиви) Кой може да ми каже защо? Благодаря ви много!

 

[sameer_dlh25]

Hi wjccentury, аз не съм сигурен, но изглежда в часовника конус fanin някои сигнал се задвижва от последователно елемент. , Които оказват влияние за контролиране на часовника мрежа. Трябва да имате check_test команда и да видим внимателно предупреждение и съобщенията за грешки. Мануел казва в такъв случай вие ще получите съобщение TEST-281. Така с check_tets намерите всички такива съобщения и да се опитате да премахнете тези предупреждения. Надявам се, че това ще помогне: D

 

[dft_guy]

Повечето клетки часовник стробирането въвеждане на режим на сканиране, която ще заобикалят последователни елементи в клетката, което прави часовника, който се контролира изцяло от първична I / O на устройството. Кука, че до? Йоан [URL = www.dftdigest.com] DFT Digest [/URL]