Помощ необходими Verilog

[pranavam]

Plz ми помогнеИмам следните съмнение в Verilogмодул parallel_1 (Strobe, data_inp, LE1);
вход [6:0] data_inp;
Strobe вход;
продукция [34:0] LE1;
обл [34:0] LE1;
число I = 0;

Винаги @ (posedge Strobe)
започвам

случай (I)
0: LE1 [6:0] <= data_inp;
1: LE1 [13:7] <= data_inp;
2: LE1 [20:14] <= data_inp;
3: LE1 [27:21] <= data_inp;
4: LE1 [34:28] <= data_inp;
по подразбиране: I = 11;
endcase
I = I 1;
приключвам
endmoduleНа изхода ...LE1 регистър няма никаква стойност .... Защо????случаят с "Аз" не ми изпълняващата ....PLZ ми помогне ...

 

[Guest]

Здрасти,

Какво искаш да кажеш с "LE1 регистър няма никаква стойност".Ако този регистър не карам друга логика или не е свързан към порт IO, съставител ще го оптимизирате далеч.На това ли се случва?
Ако LE1 съдържа всички нули или просто случайни битове, след това сте сигурни, че data_inp работи и има добри данни за него?В случай изявление, опитайте вместо с твърд data_inp кодираните стойности или с други известни добри идеи за размисъл.Ако те се показват в изхода тогава може да се определи кои участъци от случая изявление работят.
Сигурни ли сте, че Strobe действително е крив и превключва?Ако Strobe е заседнал в статично нищо логика ниво няма да се промени!
И накрая, не забравяйте, че ако тя работи в симулация, но не е успял в реалния силиций.Проверете pinouts!Най-вероятната причина за това е, че грешката е направена в ПИН задачи.Пин задачи не се използват в симулация, тъй като се свържете на сигнали към testbench по име.Ето защо, pinout въпроси никога не могат да бъдат уловени в симулация.

 

[echo47]

Не сте инициализира "LE1", така че ще започне с всички битове равна на X.

Що се появяват банджо, не сте ни показа си testbench.Какви сигнали са ви, приложими към "Strobe" и "data_inp?Когато се прилагат "импулси Strobe ',' I 'следва увеличение глоба, докато не попада в случай на" по подразбиране ".