Помогнете ми да намали резистор в OPA дизайн за bandgap

[jeremy_zhu]

1, аз съм проектирането на OPA за bandgap, за използване на мелничар Comp технологии за получаване на PM, на около 60. но ми Нулирането резистор трябва да бъде около 100k.is ОК ли е за да се изпълняват от CMOS процес? като резистор, тя изглежда да е твърде large.any други методи за намаляване на резистор? 2, OPA наддаване> 70 db и GBW е около 400KHz, GBW е OK за bandgap? CKT е приложен тук!

 

[edajason]

Ако Вашата печалба е седемдесет милиона db, и-3dB BW е 400kHz, че може да се оправи. Ако ви GBW 400k, а след това не е добре за PSRR разглеждане. За BG, по-висок GBW е необходимо за подтискане на шума на захранване.

 

[jeremy_zhu]

ми чифт вход диференциал работи в subthreshold региона и GM е около 20uS, GBW = gm1/Cm, ако Cm = 5pf, GBW = 4 / 2 * пи Mhz = 0.64Mhz. -3dB тт е само 213Hz. как да се реши този проблем? и как резистор?

 

[gevy]

1. Можете да направите кондензатор между Drain M5 и Drain M11 без резистор. Тя е cascode Милър компенсация.

 

[edajason]

20uS GM изглежда малко по малко парче. увеличаване на GM нататък. 1) На втори поглед на Ваше топология, не трябва да се добави втори етап. Ако вашият снабдяването с разрешителни, можете да добавите cascode за крайния транзистори, M3, M8, M9. По принцип вие сте един сгънат каскада Ота, но без да съответства изхода Rp и Rn. 2) В този случай, вие дори не се нуждаят от RC компенсация. [Цитат = jeremy_zhu ми чифт вход диференциал работи в subthreshold региона и GM е около 20uS, GBW = gm1/Cm, ако Cm = 5pf, GBW = 4 / 2 * пи Mhz = 0.64Mhz. -3dB тт е само 213Hz. как да се реши този проблем? и как резистор? [/ цитат]

 

[jeremy_zhu]

[Цитат = "edajason"] 20uS GM изглежда малко по малко парче. увеличаване на GM нататък. 1) На втори поглед на Ваше топология, не трябва да се добави втори етап. Ако вашият снабдяването с разрешителни, можете да добавите cascode за крайния транзистори, M3, M8, M9. По принцип вие сте един сгънат каскада Ота, но без да съответства изхода Rp и Rn. 2) В този случай, вие дори не се нуждаят от RC компенсация. ако не съм на втория етап, аз съм Страхувам се, че печалба не ми е достатъчно, защото ми етап subthreshold вход (малки GM). увеличаване на пропорциите на входа или увеличи опашката ток на М3 може да се увеличи на GM, но foemer изглежда не работи (W / L сега вече е 240 / 2), и ще се опита да увеличи опашката ток за цената на по-разсейване. Не мога да използвам топология cascode, защото на ниско напрежение (1V по-малко) място кондензатор между Drain M5 и Drain M11 без resistor.does работи? Аз ще се опитам!

 

[mists]

[Цитат] кондензатор между Drain M5 и Drain M11, без да resistor.does работим? Аз ще се опитам! [/ цитат] работа, тя е известна като компенсация ahuja, се опитват да отнесе JSSC книга за 1983 г.

 

[jeremy_zhu]

[Цитат] работа, тя е известна като компенсация ahuja, се опитват да отнесе JSSC книга за 1983 г. [/ цитат] ви благодаря за вашите идеи! изглежда работи за намаляване на голямата ми резистор, но lillte ефект върху ми GBW дори прави GBW по-малко! BTW, за BGR, какво е минималното -3 db BW или GBW трябва да имаме?

 

[fanrong]

Можете да използвате мос транзистор като буфер резистор или напрежение, или ток буфер

 

[hazemafify]

Мисля, че имате два начина за намаляване на съпротивление 1-L увеличение на MOS. 2 - намаляване на ток в огледалото.

 

[jeremy_zhu]

[Цитат] 1-L увеличение на MOS. 2 - намаляване на ток в огледалото [/ цитат] благодаря, 2-ри метод работи и около 50% намаление съпротива в CKT ми.

 

[beckchm]

GBW е прекалено малка, но в експлоатация DC е ОК, но не е достатъчно Честотен characterics

 

[jeremy_zhu]

за тази топология, има всякакви други полезни начини за увеличаване на GBW с изключение на горните методи?

 

[pmr9]

Здравейте, всъщност Вие не трябва да се използва 2-ри етап и да се сложи връзка cascode в първия етап в ут opamp FC. Тогава няма нужда за обезщетение, ако O / P задвижва по-малко натоварване капачка капачка използване натоварване в O / P, който играе обезщетение роля, така, че ф не трябва резистор сега.