M
mixaloybas
Guest
Здравейте всички,
Имам 130nm CMOS IC, което няма ESD защита, и аз съм във фазата на вземане на тестовата платка за него.Чипът не е пакетирана, тя е родила умре.Така че, той ще бъде wirebonded върху PCB (с помощта на K & S4522 ръчна wirebonder).
Една IC в 130nm и без ESD защита трябва да бъдат преработени в клас 0 ESD събрание среда (която е HBM <250Volts),
в противен случай тя вероятно ще бъде повреден.
Аз съм се чудех дали има някакви мерки да предприеме, за да се увеличи добива.
Списъкът следва включително това, което трябва да дойде до тук:
1.Regarding човешкото тяло модел -> Използването на ESD каса таблица матов, ESD китката ремъци или дори ESD етаж
2.Regarding таксуваните устройство модел -> чипа ще бъде непакетиран само в ESD защитена зона (който е на ESD таблицата матов, от един оператор с китката каишка).Също така всяка изолатор (което може да побере такси) ще бъде по-безопасно разстояние
3.Regarding машината Модел -> съм до заключението, че тя е по-добре да имаш вече soldered всички други компоненти, и оставете wirebonding от IC в края.Не знам обаче, ако главата на wirebonder получава заредена electrostaticly, при която проценти и за какво да се очаква напрежение ... Преди wirebonder, там е и умират bonder в действие.
Аз вярвам, че мъдрият wirebonding последователност ще бъде като този:
gnd
IO
gnd
IO
...
Това е първата тампон да облигация може би трябва да бъде основание (освен ако не е директно свързан към портата gnd).Това вероятно ще е първият свързване (надявам се)
да не боли ЗК (По това време там ще се раздават само на връзка на ЗК и ПХБ чрез лепило - в случай че лепилото се електрически проводник или нито?) Нещо повече, ако wirebonder главата имаше някои електростатично напрежение, то вероятно ще бъдат освободени ..И така, следващата свързване може да бъде по-чувствителни IO тампон.
Ако има процес, който се натрупва такса в wirebonder главата, може би след известно време на напрежението, на главата, се увеличава отново.Ето защо предлагам да облигация последователно един часа gnd след една IO тампон, така че всяка натрупана такса стане далеч.
Друга идея, особено полезна за първи свързване би могло да бъде обърнат на верига от телени свързване.Какво искам да кажа е, първо докосване на ПХБ, така че напрежения на PCB и wirebonder уравнявам главата, а след това и IC.
Може би, на ПХБ могат да включват шорти по умен начин, така че ESD събития отнеме повече контролирани текущия път.
Както и да е, това са просто мисли, които днес не може да се оцени ...
Така че, ако някой има опит в wirebonding много чувствителни ICS,
щях да оценявам дали те биха могли да коментираме моите мисли, ако има някаква логика зад тях.Или,
за предпочитане, предвиждат някои съвети, които се знае, че има добри резултати
Всеки отговор е добре дошъл!
Благодаря ви много в аванс,
mixaloybas
Имам 130nm CMOS IC, което няма ESD защита, и аз съм във фазата на вземане на тестовата платка за него.Чипът не е пакетирана, тя е родила умре.Така че, той ще бъде wirebonded върху PCB (с помощта на K & S4522 ръчна wirebonder).
Една IC в 130nm и без ESD защита трябва да бъдат преработени в клас 0 ESD събрание среда (която е HBM <250Volts),
в противен случай тя вероятно ще бъде повреден.
Аз съм се чудех дали има някакви мерки да предприеме, за да се увеличи добива.
Списъкът следва включително това, което трябва да дойде до тук:
1.Regarding човешкото тяло модел -> Използването на ESD каса таблица матов, ESD китката ремъци или дори ESD етаж
2.Regarding таксуваните устройство модел -> чипа ще бъде непакетиран само в ESD защитена зона (който е на ESD таблицата матов, от един оператор с китката каишка).Също така всяка изолатор (което може да побере такси) ще бъде по-безопасно разстояние
3.Regarding машината Модел -> съм до заключението, че тя е по-добре да имаш вече soldered всички други компоненти, и оставете wirebonding от IC в края.Не знам обаче, ако главата на wirebonder получава заредена electrostaticly, при която проценти и за какво да се очаква напрежение ... Преди wirebonder, там е и умират bonder в действие.
Аз вярвам, че мъдрият wirebonding последователност ще бъде като този:
gnd
IO
gnd
IO
...
Това е първата тампон да облигация може би трябва да бъде основание (освен ако не е директно свързан към портата gnd).Това вероятно ще е първият свързване (надявам се)
да не боли ЗК (По това време там ще се раздават само на връзка на ЗК и ПХБ чрез лепило - в случай че лепилото се електрически проводник или нито?) Нещо повече, ако wirebonder главата имаше някои електростатично напрежение, то вероятно ще бъдат освободени ..И така, следващата свързване може да бъде по-чувствителни IO тампон.
Ако има процес, който се натрупва такса в wirebonder главата, може би след известно време на напрежението, на главата, се увеличава отново.Ето защо предлагам да облигация последователно един часа gnd след една IO тампон, така че всяка натрупана такса стане далеч.
Друга идея, особено полезна за първи свързване би могло да бъде обърнат на верига от телени свързване.Какво искам да кажа е, първо докосване на ПХБ, така че напрежения на PCB и wirebonder уравнявам главата, а след това и IC.
Може би, на ПХБ могат да включват шорти по умен начин, така че ESD събития отнеме повече контролирани текущия път.
Както и да е, това са просто мисли, които днес не може да се оцени ...
Така че, ако някой има опит в wirebonding много чувствителни ICS,
щях да оценявам дали те биха могли да коментираме моите мисли, ако има някаква логика зад тях.Или,
за предпочитане, предвиждат някои съвети, които се знае, че има добри резултати
Всеки отговор е добре дошъл!
Благодаря ви много в аванс,
mixaloybas