F
ferrarimaker
Guest
Въпрос: Проектиране на 3-транзистор CMOS DRAM клетките.Покажи, че четат и пишат операция е функционално правилно, способни да работят на най-малко 100 MHz и консумират много минимална мощност.
(вход да се покачва (10% -90%) и попадат време (90% -10%), следва да бъде най-много 1 NS.)
(0.35micron технология)
информацията трябва да бъде на разположение в клетката, в рамките на 2 NS, т.е. размножаване забавяне = 2 НЧ и трябва да бъдат на разположение за още 10 NS (трюма време = 10ns)
=> За 1 пиша и чета 1 операция, какво е стъпки, за да определи стойността капацитет и (W / L) съотношението на NMOS?
=> Моля предоставят необходимите уравнения
(на 3T схема динамична схема е прикрепен с това съобщение)
благодарности
(вход да се покачва (10% -90%) и попадат време (90% -10%), следва да бъде най-много 1 NS.)
(0.35micron технология)
информацията трябва да бъде на разположение в клетката, в рамките на 2 NS, т.е. размножаване забавяне = 2 НЧ и трябва да бъдат на разположение за още 10 NS (трюма време = 10ns)
=> За 1 пиша и чета 1 операция, какво е стъпки, за да определи стойността капацитет и (W / L) съотношението на NMOS?
=> Моля предоставят необходимите уравнения
(на 3T схема динамична схема е прикрепен с това съобщение)
благодарности