Ниска мощност ОТА в 0.18u CMOS с 1.V доставка

[mr_chip]

Аз наскоро се видяхме в една публикация SD ADC дизайн с ниска мощност с един етап телескопичен cascode OTA с печалба повишаване. Спецификацията за ОТА е: Технология: 0.18u CMOS Захранване: ≤ 1V DC печалба: 80 db трафик с 2pF натоварване: 8.5 MHz Но аз силно се съмнявам, ако е възможно да реализира телескопични ОТА в 0.18u с 1V доставки .. Аз очаквам, че Vt в 0.18u е нещо около 400 тУ за нормална транзистор, те казват за използване на слаб инверсия, и аз не знам изисква люлка на изходното напрежение, но все още не мога да разбера как той ще работи. Може би ниско-Vt транзистори могат да помогнат, но нищо не е писано за него. Дали някой има идеи за това?

 

[steer]

Е, какъв е точно проблемът тук? Докато VDD> Vth изглежда ясен за мен. Разбира се, напрежение люлка, ще бъде ограничено, но все пак достатъчни за сигма-делта.

 

[wued]

което хартия? U може да даде оригинала?