Макс преход

Z

zyphor

Guest
Здрасти
каква стойност трябва да е по max_transition в ,18 процес или процес ,13

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Тъжен" border="0" />
 
Здрасти,
Мисля, че max_transition е в зависимост от вашата система за настройка,
а не сърцето си.

 
Искате ли да го обясни ясно?
Мисля, че това е правило, дизайн и трябва да се подчиняват на Tsms
на правилото, определено, че трябва да обмисли система часовник скорост.

 
Здрасти,
Какво искам да кажа е преходът път на въвеждане е в зависимост от вашата система, но не зависи от дизайна правило.
И мисля, че ако и да има добри lib, например занаятчийска библиотеката, вие ще намерите някои прехода дизайн правило вече съществува в Ур lib.Така U DONT трябва да предефинират него.
И ако в тревожи за резултата от Ур синтеза не е в съответствие с резултата от P & R за max_transtion, можете да опитате физически компилатор.

 
За нелинейни забавяне модел библиотека, изхода прехода е функция на входа и изхода прехода товар.Затова, ако зададете своя принос прехода време и изхода заредите Дизайнът е на шофиране,
а след това, не е необходимо да change_maximum прехода, което вече е defibed във вашия оператор библиотека (tsmc или ....).

 
Но за вътрешна логика, макс прехода проблем все още съществува.Какво е вътрешна
Макс прехода време зависи от това?Мисля, че това е процес, свързани с проблема.

 
Здравей, zyphor
Вашата R правилни.макс прехода вътрешен е зависи от Ур технологии.но тя вече е в Ур lib от продавача.така и да го оставите на мира.Просто се грижи за въвеждане на прехода.това
е ОК.

 
Обърнете Samsung
на правилото като например:
по 0.18um процес, макс прехода е настроено на 1.2ns

 
Ако това е статично сигнал път.Тя може да бъде игнориран.
След като го exsist в някои critcal път.То може да създаде нежелан прехода шум.Когато CMOS логика работят в своята transistion, тя не изглежда като логиката верига вече.Той ще действа като аналогов усилвател зависи от изплисквам на прехвърляне функция.Така че веднъж ти мощ или входния сигнал се малки превключване (за екс. 100mV), тя ще се разширят тази шум до известна мащаб (за екс. 100mV * 10 = 1V).Така направи своя логика неизправност.Така че по-добре е да принуди своя max_transistion към горната обвързана.Правилото е по-кратко време в този нестабилен регион (преход или усилвателя готовност),
толкова по-надеждни за вашата логика верига.

 
max_transition определя максималното време на логиката-0-към-логика-1, както и логиката-1-към-логика-0.въпреки че по-кратко на по-надеждни, кратък преход време също означава по-голяма площ.така че трябва да знаем автора му система и търговията излитане.

 
Времетраенето на DIGITAL съединение е твърде NOISESOME

 
1.търсите в библиотека, какво
е броят за него?
Повечето библиотеки използват поглед нагоре маса днес, така че да не надвишава масата.

2.Пусни Сигнал интеграция инструмент на max_transition дълго време ще трябва SI въпроси.

Като правило на палеца, не надвишава 1.8ns в 0,18,
1,3 NS по 0,13.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Усмивка" border="0" />
 
моля отнесете се към стандарта lib клетки, които се използват.

с най-добри пожелания.
zyphor написа:

Здрасти

каква стойност трябва да е по max_transition в ,18 процес или процес ,13
<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Тъжен" border="0" />
 
max_transition е един от ДРК правило и е взето решение от библиотеката!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top