Логическата усилия

  • Thread starter master_picengineer
  • Start date
M

master_picengineer

Guest
Здравейте всички,
Да предположим, че имате синхронни система, съставена от dffs и combinatory логика както е показано на фигурата по-долу;
Да предположим, че искаме да карам тези dff най fallig ръба на часовника, така че трябва да използвате inverter да инвертен на входния сигнал във всяка DFF.
Проблемът е изправена капацитета на тази inverter да подкрепят тези dffs Ал.Всъщност капацитивно въвеждане на dffs имат голямо влияние върху скоростта на този signal.fig 2.
Едно от решенията е да се използват определен брой inverter.Да предполагам, че всеки inverter задвижвания 4 dff.
1 - Моят първи въпрос е как да се определи колко dffs за всеки транзистор?
2 - Coud ние използваме inverter за всяка dff?
3 - Ако въпросът 1 и 2 не са ОК, това означава, че N inverter може да се използва.Моят третия въпрос е, че общата мощност на всички тези inverter ще имат един и същ проблем, тъй като инвертори themseves имат принос капацитет, които могат да повлияят на входния сигнал неприкосновеност.Това може да не се допуска, ако това е сигнал часовник сигнал.

Благодаря предварително за вашите отговори.

 

Welcome to EDABoard.com

Sponsor

Back
Top