Критични Внимание: Timing изискване не се срещнаха

A

aeneas81

Guest
Уважаеми колеги, когато изготвят проекта си (написана в чист VHDL кодове), тя показва "Критични Внимание: Timing изискване не е изпълнено" и "не може да се постигне minimun настройка и задръжте CLK изискване заедно (някои номера), на път (и) "Може ли някой моля да ми обясни какво означава това и как да се реши проблема? Моят проект се състои от конвенционални ако друг случай и за контур ... Искрената си благодарност към всички вас. Rgds
 
Това е печат на екрана на моя грешка, наистина оценявам помощ от всички вас. Съм stucked тук за доста по някое време и не можех да разбера как да се реши този проблем ... Rgds
 
Софтуерът ви казва, че насочват дизайн няма да работи в заявените си тактова честота (180 MHz). Изглежда като теб трябва да забави часовник, пауза или вашия дизайн в по-прости етапи тръбопровод. GOOG късмет!
 
Дали това означава, че процеси, твърде много сигнали в един такт? bsides, аз само доставката на 48MHz часовник, как така го изисква 180MHz вместо?
 
Здравейте, аз не съм експерт, но аз съм имал неприятни отношения с simiilar софтуер преди. '180MHz "Е, какво нарича Fmax. Това е maxaimum часовник, който може да бъдат предоставени на устройството, без да го завивате. Проблемът е, че всеки път, когато ви маршрут сигнал през портите / flipflops, има някои малки забавяне, своите малки, но при високи честоти тя може да се обърне действителния период на часовника. Така че, съвети Ехо е място на 8) забавяне между някои от входните сигнали и сигнали на изхода на вашия дизайн е по-голям от периода на 180Mhz (5.5ns вярвам). [Цвят = червен] Това е добре, ако сте от 48Mhz часовник. [/ цвят] Но, ако искате да направите, че е в състояние да работи по-бързо, трябва да намали броя на вратите / flipflops между входа и изхода, като "счупи" дизайн. Аз не изглеждах на скрийншота, но предполагам, сте се погрижили някои настройки, които, когато го прегради проектирането, се опитва да го изпълним в Fmax, които не може да. Опитайте, премахване на някои световни ограничения, по отношение на скорост. Надявам се това помага, BuriedC + ода: вик:
 

Welcome to EDABoard.com

Sponsor

Back
Top