Как да синтезира генерирани часовник в каданс RTL компилатор

[srpatel9]

Здравейте всички, Някой има ли идея как да синтезира генерирани часовник?. Това, което имам, е CLK2 и CLK1. Clk1 е глобален часовник. Clk2 се генерира използва CMOS логика. Входове на CMOS тази логика идва от портите, които използват CLK1 като им часовник. Това, което аз съм се опитвал да изгради самостоятелно във времето верига. Ниво 2 чака ниво-1, за да завършите. CMOS логика между тях се държи като часовник генератор за level2. Аз ще бъда наистина оценявам, ако можете да ми дадете някаква идея как да се синтезира в Cadence RTL компилатор или в DC с команди, които могат да бъдат фураж RTL компилатор. Благодаря.

 

[ljxpjpjljx]

PT е чиста за времето?

 

[srpatel9]

За съжаление за липсата ми на знания. Аз не съм толкова добре запознат с синтезатор. Бихте ли ми казали какво е, че искаш да кажеш?

 

[navneetgupta]

Здравейте srpatel9, може ли да разработи Ур дизайн означава, как ф генериране на часовника? Как ф го използвате (всяка диаграма?) Колкото мога да разбера от Ур описание, можете да създаде генерирани часовник в Ур ограничения за синтез. Дори и ако не определят генериран часовник, мисля, че Ур схеми ще бъдат синтезирани. Но това не е препоръчителният начин. Се надявам, че помага.

 

[srpatel9]

Здравейте navneetgupta Да, наистина мога да синтез CKT само с определяне на часовник. Но това произвежда непринуден резултати за мен. Sythesizer не успее да се разбере, че сигнала, генериран от CMOS часовника за 2-ро ниво. В този случай не мога да оптимизирам 2-ро ниво. Така че имам нужда от механизъм, чрез който на синтезатора разбира, че сигнала, генериран от CMOS часовника за 2-ро ниво.

 

[naitik]

по време на синтеза на часовник дърво, на каква основа среща ще изберат инвертор или буфер?

 

[navneetgupta]

Сега има два въпроса: 1) Как инструмент разбира clk2 е часовник сигнал? За това трябва да се определят генерирани часовник ограничение (и фуражи, това ограничение синтез инструмент) в мястото, където се генерира clk2. Тогава за останалата част от хардуера clk2 ще бъдат третирани като часовник сигнал от инструмент. В SDC формат команда е: "create_generated_clock". Във вас инструмент за помощ (Design Compiler) U ще може цялата информация за тази команда. 2) По отношение на среща: Encounter или гръб инструменти нужди ограничения файл с netlist. Това ограничение файл обикновено е SDC файл. В този файл U ще бъдат генерирани часовник defination. В генерирани ф часовник defination също могат да определят отношенията на ръба на генерираните часовник с източник часовник. Надявам се това да отговорите Ур въпроси:: [размер = 2] [цвят = # 999999] Добавено след 13 минути: [/ цветен] [/ размер] В RTLCompiler използвате командата "read_sdc" за четене на вашите SDC ограничения.