Как да се провери модул забавяне.

[EDA_hg81]

Как мога да проверя на сигнала незабавно на модула са написани от VHDL, ако не тече симулация?

Благодарности.

 

[FVM]

Времето анализ на вашите синтез средство е трябвало да го проверите срещу съществуващите ограничения на времето.И да докладва за резултатите.

 

[EDA_hg81]

Един въпрос:

Ако ", ако (), след това" ще се генерира един часовник забавяне в процеса?

Ако това е вярно, не мога да броя колко ", ако (), след това" е вложен в процеса за определяне на изходните данни забавяне.

Благодарности.

 

[dcreddy1980]

Както FVM каза, вие трябва да тичам ДАТ, ако не искате да пуснете вашите симулации.

Ако имате RTL дизайн, опитайте се да представляват в хардуера. Т.е. как изглежда, с помощта на стандартен клетки и се опитайте да се изчисли, като се потърси незабавно се в библиотеката на файла.Но това не е реалистично, тъй като трябва да знаете колко е натоварването на всички сигнали и ф трябва да се добавят някои тел забавяне well.This като метод за сближаване само.

искаш точно забавяне, U трябва да отида за STA.всякакви други коментари са добре дошли от други