Как да се приложи абсолютна стойност в VHDL

[skycanny]

Здравейте, всички момчета:
В моя проект, трябва да приложи абсолютна стойност.Използвам "корема" на VHDL в проекта си като "<= ABS (б);", където А и Б са от същия тип, но дозата не работи и следните е намек за грешка:
ССБ не може да има такъв операнди в този контекст.
Може ли да ми дадете някаква помощ?
Всяка помощ ще се ценят!

 

[vitus1974]

пакет, който използвате?и какъв тип са състезания и стойност връщане

 

[Sparc]

В операнд "б" следва да бъде подписан или std_logic_vector, ако Ур Използване на IEEE библиотеки.В корема функция е определена в numeric_std, std_logic_arith и std_logic_signed пакети.

 

[Jackwang]

ако си данни (Х) е символ на данни, които можете да направите това.
X'high ако е "1", така X'high = 0;
ако X'high е '0 ', няма промяна.