Как да се намали продукцията люлка на Джейкоби Логаритъм клетка?

L

lagos.jl

Guest
Dear All,

Аз работя в аналогов декодиране FEC за моята dissetartion, и да има (голям сигнал, напрежение режим) верига, която изпълнява Джейкоби логаритъм на два входящи напрежения (което не е нищо повече от натуралния логаритъм от сумата на exponentials на два входящи напрежения), както е показано на следната фигура (моля, да копирате и поставите връзката на вашия браузър, ако изображението не е показан):

http://images.elektroda.net/37_1157734590.jpg<img src="http://images.elektroda.net/37_1157734590.jpg" border="0" alt="How to lower the output swing of a Jacobi Logarithm cell?" title="Как да се намали продукцията люлка на Джейкоби Логаритъм клетка?"/>
Проблемът е с коефициент на мащабиране логаритъм - "n.PhiT" (който за 0.35u процес е aprox. 30mV на стайна температура): този фактор е твърде голям, за моите цели, тъй като прави продукцията люлка на клетката твърде големи, за да отговарят на разположение пространство (3.3V минус текущата праг източника).
Ето защо, аз трябва да се намери начин за изменение на тази схема и / или неговите параметри, с цел да намали производството си мащабиране фактор най-малко с коефициент от десет (коефициент от 100 ще бъде страхотно). Дали някой има идея как да се постигнем това?
Очевидно е, че промяна на наклона или фактор "N" или термично напрежение няма да бъде валидна подход ...Досега съм търси широко за други топологии, които могат да отговарят на посочените по-горе мащабиране постоянна цел, но без успех.Аз все пак мисля, че може би за обратна връзка с прилагането на тази клетка може да бъде ефективен начин за ограничаване на производството си люлка, но нямат представа за това как може да бъде изпълнено.Следва да се отбележи, че клетката не е задължително да бъдат големи сигнал: ако веригата е промяна в значително по-ниска мощност люлка, тогава това е напълно изпълнява малки сигнал.Това е така, защото в действителност ще са десети от тази каскадна клетки, така че с входящи напрежения V1 и V2 ще бъдат резултатите от предишното клетки.Мисля, че може би този малък възможност сигнал разширява диапазона на наличните топологии, които биха могли да бъдат използвани.BTW, ако знаете на текущата верига режим, който изпълнява подобна función, моля да ме уведомите!За изпълнението на функция в текущия режим ще елиминира проблема изход-люлка, тъй като по този начин продукцията на клетките ще бъде действащ, а не напрежение.

Благодаря предварително за всяка помощ.

С най-добри пожелания,

Хорхе Луис.
 
някого?Моля!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Вероятно глупава идея (разгражда дневник функция ...), но и да опитате:
Какво ще стане, ако ти слагам две малки съпротивления между продукцията и nmos източници ...

Има ли Φt зависи от някои дизайн или biasing параметър, или е просто технология параметър?
Имам това уравнение за слаба инверсия район:
Id = Id0 * W / L * Exp ((Vgs / nkT / Q)), КТ / Q = 26mV (до) 300K, N =?
Опитайте се да сведе до минимум Id0 * W / L?

Кои компоненти можете да използвате?
Има нещо по-добро, ако се свържете портите на Конст.потенциал и да насипно състояние като суровина (използвайки PMOs)?

 
Само за пълнота, аз исках да коментира, че изследванията ми в крайна сметка показа, че целият подход към аналогов turbodecoding използват този вид мрежи и алгоритъма на картата в логаритмична домейн seriuosly е опорочено, най-малко за практическото осъществяване на кодове рамка с дължина по-голяма от няколко десети.

За този вид на кодове, единственото решение (поне единственият известен досега) са добре известни токови вериги режим въз основа на matricial Гилбърт мултипликатор.Аз съм поставяне-трябва да има дисертация, която се занимава с въпросите, стоящи зад тези реализации (с BTW е най-красивият д-р дисертация, която съм виждал досега - Аз съм сериозен

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

)

Аз ми отне повече от година, за да се разбере, че друг подход е просто тъжно обречени на неуспех.
Съжалявам, но трябва вход, за да видите този прикачен файл

 

Welcome to EDABoard.com

Sponsor

Back
Top