Как да се изработи този вид на PLL: OCXO проследяване PP1S от GPS

[Danielye]

По-долу е архитектурата на PLL Input Референтен -> PP1S от GPS приемник двигател: време accuracy500ns Фаза Detector -> JK-Flipflop или друг вид PD FPGA Loop честотна лента филтър -> тясна лента цифров филтър, честотната лента е регулираща се, DAC -> С FPGA Δ δ DAC, PWM режим VCO -> От високо стабилен OCXO 10MHz Въпросите са както следва, 1. това, което сравнение честота е по-добре? 1Hz или 2kHz 2. какъв вид на Фаза детектор е по-добре в този случай? 3. Как мога да гарантира, че продукцията PP1S (от изхода OCXO Разделени от 10M) е съобразена с PP1S от GPS, когато PLL е заключен. С други думи, стабилно грешка фаза е равна на нула. Дали това определя от детектор на PD или реда на бримкови филтър?

 

[echo47]

SRS PRS10 е сладко litte Рубидий Честота стандарт, който се заключва 1PPS и генерира 10MHz. Имам един, тя работи чудесно. Вземете ръководството и прочетете как го правят: http://www.thinksrs.com/products/PRS10.htm