Как да се избегне нарушаване C4 в Synopsys съставител DFT

[S. Nikhil]

Здрасти,
Аз съм с Synopsys DFT компилатор за сканиране Включване в XG режим.По време на пред-и пост дизайн правило проверки съм пред C4 "RST не е в състояние за събиране на данни, докато други часовници са изключени" нарушение.

Аз съм за обявяване ми възстановите пристанище по следния начин:

set_dft_signal тип нулиране-портов RST-active_state 1

Аз използвам Автоматична като това
set_dft_signal тип TestData-портов RST
set_dft_signal тип TestMode-портов test_mode
set_autofix_configuration тип нулиране-test_data RST

Аз съм в състояние да изчистите всички нарушения, посочени в dft_drc етап преди C4 освен това нарушение.

Не е нужно всяко съоръжение, GUI.По този начин, аз съм в състояние да проследи тази грешка визуално.

Може ли някой да ми помогне в клирингова това нарушение?Аз много се радвам, ако мога да получа решението незабавно, тъй като аз съм стърчеше в този момент точно сега.

Благодаря предварително

С уважение,
S. Nikhil

 

[vlsi_eda_guy]

Здравейте Никхил,

Първото нещо, което не можете да получите C4 в pre_dft Демократична република Конго, тя ще бъде около нарушение Д.

От друга страна, не сте използвали командата

set_dft_configuration-fix_reset даде възможност (може да сте пропуснали да напишете, че тук)

Освен това, аз съм мисля, че Автоматична ще решим този проблем.Това е плен, а не сканирате въпрос смяна.Какво Мисля, че се случва тук е, че си възстановите ПИН преди достигане на флопа е от затворен тип с testmode и след това достига на флопа.В провали не са липса на Демократична република Конго и следващите на сканиране верига, защото нулиране на закрепване на провали е в неактивно състояние.

Вие може да се проследи най ПИН възстановите нивото на вашия дизайн да се види дали става затворен някои къде.В DC можете да използвате командата

all_fanout-от нулиране

-Наздраве
vlsi_eda_guy

 

[Acron]

vlsi_eda_guy е най-вече правилен.Предварително банкнотите dft_drc резултатът ще бъде D2 (SET) или D3 (Reset) нарушение.По подразбиране, за определяне и комплекти нулира не са по подразбиране.

Въпреки това, аз мисля, че определянето на тези ще решим проблема си.А "фиксирана" възстановите правилно ще бъде прекратен, когато чрез пренасочване на флопа, което му позволява да се добавя към сканирането верига.Крепежни може да бъде постигнато с MUX или врата (с сканиране Разрешаване).Може да има поглед върху DFT Състав Потребителско ръководство за глава "Използване на Автоматична" на адрес:

HTTPS: / / solvnet.synopsys.com/dow_retrieve/A-2008.03/dftxg1/dftxg1_architecture_adv.html

Моля, изпратете бъдеще въпроси Synopsys за поддръжка на продукти на support_center (до) synopsys.com.

С най-добри пожелания,

Адам Cron, Synopsys

 

[vlsi_eda_guy]

Адам,

Добре дошли на форума.

Нарушаването C4 съответства на D8 в pre_dft.Не ние не могат да фиксират с Автоматична D8.

# Тя не нарушава всички клетки, но може да доведе до нарушения C4 е след DFT Демократична република Конго

То е много ясно, че нарушението е за часовника, а не за провал.

-Наздраве
vlsi_eda_guy

 

[S. Nikhil]

Здравейте vlsi_eda_guy,

Thx за Ур ценна информация.Това е наистина D8 нарушение на предварително DFT ДРК етап и аз го използва set_dft_configuration fix_reset позволи CMD като част от Автоматична.

Освен това, когато е спазил fanout на възстановите, то наистина става затворен тип в проекта.

Сега, аз съм опитва да заобиколите този затворен тип логика на RST ръчно чрез вмъкване на MUX с един вход на MUX като RST и други ресурси, както и врата мощност на сигнала тестов режим като изберете линия на MUX и след това свържете MUX продукция на флопа RST ПИН.Може ли да направите това.Може ли това да реши нарушение C4.

Ако имате някакво друго решение, Plz ме показват.

благодаря предварително

S. Nikhil

 

[vlsi_eda_guy]

Здравейте Никхил,Да това е начина, по който трябва да го оправи.
BTW защо е gating логика за нулиране.Ако това беше попълнен от DFT съставител време insert_dft тогава вие трябва да кажете на средство да се използва за определяне на MUX нулиране също.

За да премахнете нарушение C4 всичко, което имаме, за да е сигурен, че ако ние импулс за нулиране на флопа трябва да рестартира.-Наздраве
Ананд

PS: Знаехте ли да ви помогна

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />