Как да реализираме по-тест за вафли за часовник 4GHz?

D

DZC

Guest
circuit.

Здравейте, искам да buit висока скорост Задължение
верига коректор цикъл.
.

Процесът е 0.18um CMOS.
.

Най-високата честота на вход и изход часовник може да бъде толкова висока, колкото 4GHz.

На теста вафла сонда ще бъде избран.

Но аз не съм идея как да се построи I / O верига.
Може ли да се отървете от веригата Ес Ди Ес Ди верига, или които трябва да използвам?
Колко паразитни кондензатор на ПАБ и сонда трябва да имам предвид?
Всяко otherthing трябва да се грижи за?Благодаря на всички ви любезно коментар.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 

Welcome to EDABoard.com

Sponsor

Back
Top