S
shady205
Guest
Здравейте приятели ..! Имам някои съмнения по отношение на КПР. Имам нужда да проектира 8-битов ЦАП за паралелно въвеждане на. В спецификацията и са били дадени Актуализиране цикъл като 10 Hz ~ 1 Hz, CLK входния сигнал е 0.1MHz, и КПР контрол логика CLK честота 0.1MHz. Как този сигнал е различен от вземане на проби на сигнала. Може ли някой да ми каже, как те са свързани, ако не ... Кажете ми, как тя е свързана с други параметри, като INL мощност DNL ..... всеки параметър .. Благодарение в Адванс Shady205