Кабелен Поведение на настоящите огледална в два етапа OP-AMP

W

wesspower

Guest
За помощник Analog IC:

Наскоро дизайн OP-AMP, и имам много голям проблем с настоящите огледало в ОП-AMP верига.Моля, свалете веригата (който е прикачен файл), в рамките на бяло поле, което е просто текущата огледалото с доставчика на ток за различни AMP (1-вия етап).

Моят проблем е, че в стаята 40u А в i1, защото на M10 и M5 има същата ширина и дължина.I2 трябва да се 40u, както и от теорията на настоящите огледало, но в моя симулация, I2 всъщност е 900u.как това се случва на тази схема?

Моля да ми помогне с опита си

Благодарим ви, момчета.

Моделът файл ли да ползвам по време на симулация
симулатор Lang = подправка
. модел nmos nmos
Ниво ВТО = 1 = 1 = 16u гама КП = 1,3 ламбда = 0,01
Фи = 0.7 PB = 0.80 = 0,5 MJ mjsw = 0.3 cgbo = 200p cgso = 350p cgdo = 350p
Джей = 300U cjsw LD = 500p = 0.8u Tox = 80N

. модел PMOs PMOs
Ниво = 1 ВТО =- 1 = 8u гама КП = 0,6 ламбда = 0,02
Фи PB = 0,6 = 0,50 = 0,5 MJ mjsw = 0.25 cgbo = 200p cgso = 350p cgdo = 350p
Джей = 150u cjsw LD = 400p = 0.8u Tox = 80N

 
Може U моля препотвърдят W и L:
В JPG показва,
I1 клон W = 2 L = 7
I2 клон показва W = 7 и L = 2
Моля, наказвай ме, ако греша

 

Welcome to EDABoard.com

Sponsor

Back
Top