Използването insert_pads команда в DC

[sam536]

Има ли някой е работил на DC с insert_pads команда?. Той изглежда като отживелица 2007.03. Всякакви коментари ... По начина, по който аз искам да вмъкнете Йо подложки на ниво netlsit. Аз приветствам всички входове / примери / скриптове, ако можете да ме подкрепят ... Имам нужда от помощ в JTAG вмъкване и BSD използване. Ако някой е работил по този въпрос, Моля ви кажете ми, .. Нови Boundary вмъкване сканиране .. Поздрави, Сам

 

[kelvin_sg]

Сега IO подложка ще бъде добавен в оформлението на софтуер, ако не съм прав. В миналото, ние екстракт цифрова верига, след това поставете IO подложки в някои оформление софтуер. Така insert_pad DC никога не е бил полезен.

 

[phutanesv]

Hai Пич, Опитайте тази връзка коментари библиотека = target_library = SC-cadence.db )---- зависи от инструмента за четене е VHDL.rtl/arbiter.vhd--------- Зависи, ако използвате Verilog set_port_is подложка вмъкнете подложки Verilog out_single-битов = вярно запис е Verilog-изход gste / арбитър op.v напусна

 

[sam536]

Hi phutanesv, Можете ли да проверите insert_pads команда е налице, не са в DC в текущата версия (2007.03)?. Когато се опитах се казва, невалидна команда. Поздрави, Сам

 

[archillios]

Забавления всеки орган, имам един въпрос: защо да поставите тампон във Вашингтон? защо не ги instantialized в топ ниво дизайн?

 

[sumit_techkgp]

Промяна на RTL и подложки вложка и връзка библиотеката. Това е по-по-добър и ефективен начин, като ф не искам да го оптимизира, а за ограничаване и анализ на дизайна

 

[wkong_zhu]

Мисля, че възглавничките са винаги инстанция с ръце в Verilog кодиране. В DC-FPGA, можете да използвате set_port_is_pad ... автоматично вмъкване на подложки.