Използването на MIG дизайн за virtex4 DDR2 SDRAM

[yasamin]

Здравейте, аз съм инженер по дизайна, искам да използвам MIG дизайн за virtex4 DDR2 (микрона), Xilinx предлага на своите MIG контролер, инсталирах MIG v1.72, и генерира DDR2 SDRAM контролер, с ширина 8, с предоставена му тест пейка (аз използвах контролер с DCM и Testbench когато и симулирани дизайн с ModelSim SE6.0a "init_done" сигнал не активен. инициализация последователност се прави (съответно XAPP702 на Xilinx). процедура за калибриране се започва от обучение модел, което е постоянно вибриращо (1010 ...) pattern.The контролер извършва непрекъснато чете от паметта, но това е не никога не завърши !!!!! Така че не pattern_compare8 доза модул се отстоява "COMP_DONE сигнал (този сигнал винаги да е ниска). контролер изглежда да се мотае или се заби в калибриране DQ. Моля, помогнете ми.

 

[yx.yang]

Може би, няма забавяне за СДПП, използвани за да се направи "DQ калибриране", кога RTL SIM. Така че DQS сигнал не отлага правото точка. Аз мисля.

 

[FvM]

Аз не съм запознат с Xilinx ядро, но бих се очаква, че калибриране понякога завършва с приеме или не успяват. Такъв е случаят с най-малко с ядра от други доставчици. Ръководството ядро трябва да се посочи тези неща. Той може да бъде случай, че просто не изчака достатъчно дълго, DDR2 калибриране се отнема много време за действие, свързани с обичайните мащаби симулация време. Имате време за кафе (най-малко една), докато калибрирането е симулиране. Някои ядра имат възможност за намаляване на калибрирането на един малко в симулация, той все още отнема дълго.

 

[yasamin]

Аз използвах MIG дизайн за virtex4 DDR1 (микрона) преди. , когато и симулирани дизайн с ModelSim SE6.0a, тя е добре и не е никакъв проблем. Но контролер изглежда да се мотае или се заби в DQ калибриране за DDR2. Чакам 400 ни за симулация. е достатъчно дълъг, защото основните ръководство за коригиране на времето е 250us.

 

[venkatesankalidass]

Hi yasamin, аз съм също имам същите, но в virtex-5, проблемът е в паметта код (микрон памет ядро) и няма проблем в RTL genearted от MIG, така че не се притеснявайте да опитате същата процедура с памет кипарис ще получи сигнала и да имате някакви допълнителни dobut наричат ме 09943589300 отношение на venkatesan

 

[yasamin]

Здравейте аз не разбирам ви предложи решение!?: Аз само симулира дизайн с ModelSim (не на хардуер). Така че има по-различно, между паметта на кипарис и микрон памет, защото аз само използва памет модел, който се генерира от MIG. Е решен проблема си с DDR2? Можеш ли да ме упъти повече? Благодаря за отношение