Защо всички ме игнорират?!

[Ahmed_Sawaf]

Здравейте всички,

Това е първият ми време, за да се излага на Verilog-А, моля някой да ми помогне с отговорите на тези прости въпроси (надявам се)

1) Каква е средната стойност на "descipline" и "природа" твърдения?ако мога да използвам?

2) Какво е това означаваше от backquot характер: ( "), когато тя дойде пред една дума, така че да включва" или "определят или" малки парченца и т.н.?

3) Каква е разликата между два подхода:
--- Отгоре-надолу "Дизайн и:
--- Buttom-Up Дизайн (или проверка?)?

ако някой има някои пример за аналогови компоненти, написани на Verilog-A моля да го качите тук ..

Благодаря ви много ...
Най-добри пожелания ...
Последно редактиран от Ahmed_Sawaf на 28-ми ноември, 2006 10:56; Редактирано общо 1 път

 

[safwatonline]

1-descipline е нова собственост, които могат да създават и ф calll нищо
т.е. напрежението е descipline и ток е descipline но ф може да добавите собствени нови Ур desciplines подобен натиск или какъвто и никога (аз трябваше да ги използват)
2-backquot е да покаже една ключова дума на програмата, като тези, ф заяви
3-първата е да се направи моделиране тогава отивам във всеки блок данни (т.е. ниво транзистор)
а втората е да се започне от всеки блок в детайли (т.е. ниво транзистор)

 

[ahmad_abdulghany]

Това е полезна книга ..
Съжалявам, но трябва вход, за да видите този прикачен файл

 

[Ahmed_Sawaf]

Е, благодаря за полезни отговори ...

Имам някои други въпроси ...

1.Какво е @ кръст () функция може да се направи в цифров блок като тригер?Има ли други подобни функции?какво им се?как да добавите толеранс във времето, така и на сигнал форма wahtever, че е в кръста () функция?е "@" оператор запазени само за нея, или не?

2.Каква е:: = оператор?

mean??

и: expr1: expr2 == expr3
означава?за последно знам, че името му е непряко, разклоняване, но какво означава това?!и за какво се използва в?

3.Мога ли да генерира Verilog-A код на някои блокове използване Cadence ли?Мисля, че ако отговорът е да, че имам нужда да се коригира нещо в настройките, както когато аз създавам нова инстанция с инструмент selcted е: Verilog-редактор, просто отворите с текстов редакторand module
and end
statements..

"включва ()
и модул
и изявления края
..Какво искам да кажа е да се генерират най-известните paramters и отчети, които да се описва нещо като тригер или каквото и да ...

4.

and idt()
which should i use with a VCO module?

Каква е разликата между функции: idtmod ()
и IDT (),
която трябва да използвам с модул VCO?

Благодаря ви .. чакам за обратна ..
С уважение,Added след 42 минути:За съжаление, още един глупав ..
Защо $ Strobe () и $ дисплей () функция, отколкото други функции са предшестващо със знака за долар "$"?това, което е нещо специално, че нека да я тури в тях?

Благодарности,

 

[ahmad_abdulghany]

Ahmed_Sawaf написа:

2) Какво е това означаваше от backquot характер: ( "), когато тя дойде пред една дума, така че да включва" или "определят или" малки парченца и т.н.?

 

[Guest]

Мисля, че Verilog-A manul може да отговори на всички въпроси, Ур.