Защо време тип данни е 4-щат в системата Verilog?

[yourcheers]

Дали всеки орган има някаква идея защо ВРЕМЕ вид данни е 4-щат в системата Verilog. Има смисъл да има "Логика", "REG" и "Цяло число" 4-държава. Но защо?

 

[dave_59]

време тип данни е синоним на рег. [63:0] Това е начина, по който тя е дефинирана в Verilog, който имаше само четири държавни ценности. Първоначално време и цяло число ООН размер, така че изпълнението може да избере размери, които са оптимални за изпълнението на определена, но по-късно са фиксирани до 64-бита в IEEE. SystemVerilog въведе две държавни ценности, но не може да се промени определението на за обратна съвместимост причини.

 

[yourcheers]

Hi Дейв Рич, Благодаря за обяснението. Само хора, които бяха свидетели на еволюцията на SV могат да отговорят на това. Благодаря за помощта.