Запитване относно jobsearch в интерфейса VLSI Дизайн

[Guest]

Здравейте всички,

Може ли някой да ми показват за очакванията на интервюиращия от кандидат като 2yrs на опит в интерфейса VLSI дизайн.Имам Годен в VHDL и Verilog.
Искам да работя в проверката.Кои са областите, в които трябва да актуализира ми е известно.

Plz ми помогне.

Rgds